15/09/2016 - Una investigadora del iTEAM-UPV idea un nuevo modelo de línea de retardo que permite diseñar chips con mayor capacidad

Menéame

Ivana Gasulla, investigadora del Instituto de Telecomunicaciones y Aplicaciones Multimedia de la Universitat Politècnica de València (iTEAM-UPV), ha ideado un nuevo modelo de línea de retardo que permite diseñar chips de altas prestaciones con mayor capacidad de procesamiento.

El avance, que supone ocupar un espacio mucho menor en el chip -hasta 300 veces menos de lo habitual- es la clave del estudio liderado por científicos de la UPV con la colaboración de la McGill University (Montreal, Canadá) y la University of Strathclyde (Glasgow, Escocia).

Capmany: "Al reducirse el espacio ocupado por la línea de retardo, podemos incorporar nuevos componentes al circuito"

José Capmany, director del iTEAM-UPV, explica que "las líneas de retardo se utilizan en todo tipo de comunicaciones para procesar datos, con el fin de retener información que posteriormente queremos analizar de una forma individual. Son un componente fundamental en los chips".

"Nuestro nuevo dispositivo, fabricado con tecnología fotónica de silicio estándar, abre la puerta a conseguir chips con más prestaciones. Al reducirse el espacio ocupado por la línea de retardo, podemos incorporar nuevos componentes al circuito", añade Capmany.

El empleo de una red de difracción de periodo muy corto, innovación fundamental

Según indica Ivana Gasulla, la innovación principal del trabajo, cuyos resultados han sido publicados por Scientific Reports (Nature), es el empleo de una red de difracción de periodo muy corto como elemento principal de la línea de retardo, componente fundamental a la hora de procesar señales ópticas.

"La red", afirma la investigadora de la UPV, "permite ahorrar espacio y componentes adicionales, ya que la señal se retarda en transmisión y no en reflexión, por lo que no es necesario añadir acopladores ni circuladores para extraer la señal retardada al exterior".

Prestaciones demostradas para comunicaciones digitales, alimentación de antenas y buffers de memoria

Las prestaciones de este nuevo modelo de línea de retardo ya han sido demostradas por los investigadores españoles, canadienses y escoceses tanto para comunicaciones digitales como para alimentación de antenas, sistemas de comunicaciones móviles y buffers de memoria.

Tal y como señala Capmany, "se puede aplicar en todos aquellos campos en los que se necesita retardar un bit para analizar una muestra. Además, junto a estos ámbitos en los que hemos testeado el equipo, también podría aplicarse en el sector de la biofotónica".

__________________

UPV

La 12.ª edición de MEMEnginy, la feria de tecnología y de ingeniería de la UAB organizada por el Consejo de Estudiantes de Ingeniería con el apoyo de la dirección de la Escuela de Ingeniería, volverá a convertirse en el punto de encuentro entre empresas y talento joven del Vallés. En esta edición se han registrado ...

La XI Semana de la Ingeniería Industrial en La Rioja, que empieza esta tarde pondrá mañana el foco en el futuro de la energía con la conferencia del ingeniero industrial y profesor Mariano Sanz Badía, titulada “El sistema energético del futuro”, que tendrá lugar a las 19:30 horas en la sede del Colegio Oficial de ...

La Real Academia de Ingeniería presenta mañana, 17 de marzo, la X edición de “Mentoring Transformador”, una iniciativa consolidada que cumple diez años abriendo camino a futuras ingenieras. Además, se compartirán los primeros resultados y testimonios de la I edición de “Mentoring Transformador FP”, su adaptación a la Formación Profesional.

El Mentoring ...

La ciencia no es ajena a las réplicas de estructuras del mundo real: laboratorios de todo el mundo llevan décadas trabajando con maquetas, simuladores y recreaciones de objetos, procesos, máquinas e incluso el cuerpo humano para poner a prueba avances, tecnologías y desarrollos en entornos seguros. Sin embargo, el propio avance de la ciencia y de ...

Más de un centenar de alumnos, desde 3º de ESO hasta universitarios, procedentes de todas las provincias de Castilla y León, además de Asturias y País Vasco, participan mañana en la semifinal regional de ASTI Robotics Challenge, el principal reto de robótica educativa del país, que celebra este año su décimo aniversario. El encuentro está impulsado ...