15/09/2016 - Una investigadora del iTEAM-UPV idea un nuevo modelo de línea de retardo que permite diseñar chips con mayor capacidad

Menéame

Ivana Gasulla, investigadora del Instituto de Telecomunicaciones y Aplicaciones Multimedia de la Universitat Politècnica de València (iTEAM-UPV), ha ideado un nuevo modelo de línea de retardo que permite diseñar chips de altas prestaciones con mayor capacidad de procesamiento.

El avance, que supone ocupar un espacio mucho menor en el chip -hasta 300 veces menos de lo habitual- es la clave del estudio liderado por científicos de la UPV con la colaboración de la McGill University (Montreal, Canadá) y la University of Strathclyde (Glasgow, Escocia).

Capmany: "Al reducirse el espacio ocupado por la línea de retardo, podemos incorporar nuevos componentes al circuito"

José Capmany, director del iTEAM-UPV, explica que "las líneas de retardo se utilizan en todo tipo de comunicaciones para procesar datos, con el fin de retener información que posteriormente queremos analizar de una forma individual. Son un componente fundamental en los chips".

"Nuestro nuevo dispositivo, fabricado con tecnología fotónica de silicio estándar, abre la puerta a conseguir chips con más prestaciones. Al reducirse el espacio ocupado por la línea de retardo, podemos incorporar nuevos componentes al circuito", añade Capmany.

El empleo de una red de difracción de periodo muy corto, innovación fundamental

Según indica Ivana Gasulla, la innovación principal del trabajo, cuyos resultados han sido publicados por Scientific Reports (Nature), es el empleo de una red de difracción de periodo muy corto como elemento principal de la línea de retardo, componente fundamental a la hora de procesar señales ópticas.

"La red", afirma la investigadora de la UPV, "permite ahorrar espacio y componentes adicionales, ya que la señal se retarda en transmisión y no en reflexión, por lo que no es necesario añadir acopladores ni circuladores para extraer la señal retardada al exterior".

Prestaciones demostradas para comunicaciones digitales, alimentación de antenas y buffers de memoria

Las prestaciones de este nuevo modelo de línea de retardo ya han sido demostradas por los investigadores españoles, canadienses y escoceses tanto para comunicaciones digitales como para alimentación de antenas, sistemas de comunicaciones móviles y buffers de memoria.

Tal y como señala Capmany, "se puede aplicar en todos aquellos campos en los que se necesita retardar un bit para analizar una muestra. Además, junto a estos ámbitos en los que hemos testeado el equipo, también podría aplicarse en el sector de la biofotónica".

__________________

UPV

La instrumentación de grandes instalaciones científicas plantea un reto particular: obtener medidas fiables en lugares donde la radiación, el vacío, las temperaturas extremas y los campos electromagnéticos limitan la vida útil de los sensores tradicionales. La empresa valenciana Cálculo y Estructuras Sensadas (CALSENS), surgida de la Universitat Politècnica de València, está abordando este problema mediante SENSOFUS, un proyecto de I+D...

La fibra de carbono ofrece una combinación de rigidez, resistencia y bajo peso muy atractiva para la industria del automóvil, pero su fabricación y su recuperación al final de la vida útil plantean desafíos ambientales y económicos. CDTI Innovación acaba de difundir información sobre una propuesta de cooperación tecnológica entre entidades españolas y chinas para desarrollar materiales compuestos basados en...

Las ciudades concentran una parte relevante de las necesidades de movilidad, climatización, servicios públicos y consumo energético. Lograr que una mayor proporción de esa demanda pueda atenderse mediante electricidad limpia requiere algo más que incorporar vehículos eléctricos o instalar bombas de calor: exige coordinar redes, infraestructuras, edificios, planificación urbanística y financiación. En este contexto, la Comisión Europea y el Pacto...

La arquitectura abierta RISC-V se ha convertido en un punto de interés para la investigación en diseño digital, sistemas embebidos y nuevos circuitos integrados. La Universidad Politécnica de Madrid ha organizado los días 12 y 13 de noviembre de 2026 el encuentro HEEPING-UP THE X-AGORA DAYS, centrado en el ecosistema RISC-V, el desarrollo de aceleradores hardware y el prototipado de...

El Centro Botín de Santander acoge hoy día 13 de noviembre de 2026 las III Jornadas de la Industria, organizadas por el Colegio Oficial de Ingenieros Industriales de Cantabria (IICANT). La edición está dedicada a las capacidades de ingeniería, fabricación avanzada y desarrollo tecnológico vinculadas a la industria de defensa, con especial atención a las oportunidades de diversificación para empresas...